Создана наименьшая в мире ячейка SRAM по 22-нм техпроцессу

Учеными из IBM, AMD, Freescale, STMicroelectronics, Toshiba и Колледжа наноразмерных наук и технологий (College of Nanoscale Science and Engineering) создана наименьшая ячейка SRAM-памяти по 22 нанометровому техпроцессу.

Это означает, что отдельные составляющие SRAM-ячейки (или же СОЗУ – статическое оперативное запоминающее устройство), например, нанотранзисторы-ключи, имеют размер около 22 нанометров. Нанотехнологи предрекали медленное продвижение до 13-нм техпроцесса в течение следующей декады, однако никто не ожидал, что наноэлектроника так быстро преодолеет рубеж 22 нанометров.

Память была изготовлена на опытном производстве IBM в Олбани, штат Нью-Йорк, работающем со стандартными 300-мм пластинами.

В новой ячейке ее основа – кластер из шести нанотранзисторов умещается на площади в 0,1 квадратных микрона! Можно сказать, что этот прорыв обязан достижениям в нанолитографии и нанотехнологиях в целом.

300-мм пластина с чипами SRAM по 32-нм техпроцессуРис. 1. 300-мм пластина с чипами SRAM по 32-нм техпроцессу

Как сообщил доктор Чен (T.C. Chen), руководящий исследованиями и производством прототипа, – «эта разработка является важным достижением на пути дальнейшей миниатюризации в электронике».

Традиционно уменьшение размеров памяти SRAM достигалось путем миниатюризации ее базовых элементов. IBM и партнеры компании оптимизировали дизайн и архитектуру памяти для того, чтобы улучшить надежность ее работы, а также изобрели несколько новых технологических приемов для того, чтобы сделать разработку осуществимой.

Для создания памяти использовалась технология иммерсионной литографии с числовой апертурой. Именно благодаря этой технологии удалось достигнуть высокой плотности компонентов и сделать самую компактную память SRAM в мире. Память SRAM используется в микропроцессорах и хранит данные перед их обработкой.

В настоящее время чипы производятся по техпроцессу 45 нм. Следующее поколение микросхем будет выпускаться на базе 32-нм техпроцесса, и только потом — на базе 22-нм. По мнению ученых из IBM, первые процессоры на базе 22-нм технологии появятся в 2011 г. Ранее предполагалось, что принятие 22-нм технологии произойдет не ранее 2016 г.

«Мы работаем на абсолютно возможном минимуме размерной шкалы и прогрессируем в сторону следующего поколения полупроводниковых технологий. Новая разработка безусловно является критическим достижением в процессе миниатюризации микроэлектроники»- отмечает Д-р Чен (Dr. T.C. Chen), вице-президент научно-исследовательского подразделения IBM (vice president of Science and Technology, IBM Research)- « 22 нм, по нашим представлениям, это еще через одно будущее поколение чипов. Следующее поколение это 32 нм».

Таким образом, разработчики чипов в IBM ушли намного вперед по сравнению с существующей шкалой размерных поколений интегральных схем. IBM и их партнеры ушли далеко вперед от конкурентов, благодаря используемой технологии. Традиционно технологи IBM уплотняют чип SRAM, сжимая его основной блок, известный как Сell (процессор Сell, имеющий архитектуру, разработанную cовместно IBM, Sony и Toshiba). Научно-исследователький альянс под эгидой IBM на сей раз пошел дальше и оптимизировал дизайн и конфигурацию процессора для улучшения стабильности и разработал несколько новых технологий изготовления с целью изготовления нового процессора SRAM. Разработчики использовали процесс иммерсионной литографии с большой численной апертурой для печати схем со столь агрессивными размерами и плотностью.

Размеры процессора SRAM обычно являются ключевым показателем технологии в поупроводниковой промышленности. Данная работа продемонстрировала продолжающуюся лидирующую роль IBM и их партнеров в передовых современных технологиях. Ключевые параметры нового процессора SRAM включают в себя размеры и точность выполнения high-K вентилей, транзисторов с длиной менее 25 нм, тонких спейсеров, новых ко-имплантов, новые методы активации, исключительно тонкие пластинки силицида и медные контакты с примесью благородных металлов.

Дополнительные детали разработки будут представлены докладом на ежегодном техническом собрании международной секции электронных систем IEEE (International Electron Devices — IEDM) 15—17 декабря с.г. в Сан Франциско (http://www.wikicfp.com/…vent.showcfp?…)

Свидиненко Юрий, Евгений Биргер

Пожалуйста, оцените статью:
Ваша оценка: None Средняя: 3 (3 votes)
Источник(и):

1. PhysOrg: Researchers Build World's Smallest SRAM Memory Cell